>... Diese Vias (ca. 10) möchte ich gleich mit ins Package ablegen. Geht das?
Im Prinzip ja...
Wie soll das denn gehen ? In Eagles Package Editopr hat man doch nur Symbol, Packages und die Bauelementsynthese (Package + x Symbole => Device). Die Vias müßten dann ja im Package enthalten sein, der PackageEditor hat aber (z.B. bei einer 4.x Version) nur Pads und keine Vias.
Was sollte man da denn machen ?
Gut, man könnte ein Pad zeichnen, das im Top und Bottom-Layer verbunden ist. Meinst Du das so, gang-man ?
Dieses Pad muß dann natürlich im Bottom Layer (bei Bauteil im tPlace) noch etwas Fläche haben, damit das mit den Vias als Wärmeleiter dann auch Sinn macht.
Frage: muß man dann auch noch im Via-Layer ein Via an die Position zeichenn, damit das Via auch als solches ausgeführt wird und Top->Bottom Wärme leitet ? Diese Frage sollte man wohl seinem Platinenmacher stellen. Denn wie die sowas dann interpretieren, wenn schon der DRC fehlschlägt, weil sich ein PAD und ein Via und ein SMD pad (von der LED selbst) überlappen... Uiuiui.
-Theo
Da muss man natürlich pads dafür nehmen.
Bsp:
P$1 topfläche
P$2 bottomfläche
p$3 pad
p$4 pad
Im Symbol gibts dann z.B. A@1, A@2, A@3 und A@4 (falls die Kühlung an die Anode angeschlossen werden soll)
Alle werden angeschlossen, auch ein DRC meckert nicht.
Logisch ist das alles korrekt - ich würde es trotzdem nicht machen. Da ja schliesslich auch eine Mindestfläche eingehalten werden muss, ist diese im Layout festgelegt. Sinnvoller ist es, diese erst im Layout passend zur jeweiligen Platine machen - Kühlflächen kommen da hin, wo man eh Platz hat.