bei der Simulation solltest Du 2 Faktoren berücksichtigen.
1. Kanal-Widerstand der Schalttransistoren und Ströme zum laden der Induktivitäten darüber.
2. Kapazitäten im Gate des Schalttransistors, die bei Verwendung eines geeigneten Modelles in der Simulation zu entsprechend schrägeren Flanken führen.
Drüber hinaus solltest Du bei der Simulation nicht auf finite-state gehen, sondern float-iterative wählen.
Das bedeutet, daß die Flanken nicht von irgend einem Zeitfenster (finite-time) 'geschönt' werden, sondern eine echte Signalverlaufsberechnung der Umladeeffekte eintritt.
CU
Stef